


ROTEIRO PROJETO 5




DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

PROJETO 5

- Abrir o projeto-05 e iniciar a compilação
- Adicionar um sincronizador de reset
- Adicionar um sincronizador para o *enable*
- Adicionar um arquivo SDC definindo o *clock* de entrada e caminhos falsos quando for adequado





Para abrir o projeto 05

No Quartus:

Menu **File** -> **Open project** -> Vá a pasta Material do curso, caminho abaixo -> Abra o arquivo **projeto.qpf**

Caminho para o arquivo:


\TRN\Roteiros\Projeto 05\projeto-05



Para compilar o projeto

No Quartus:

Menu **Processing** -> **Start Compilation**



Task	
✓	▼ ▶ Compile Design
✓	> ▶ Analysis & Synthesis
✓	> ▶ Fitter (Place & Route)
✓	> ▶ Assembler (Generate programming
✓	> ▶ Timing Analysis
	> ▶ EDA Netlist Writer
	■ Edit Settings
	🔧 Program Device (Open Programmer)

(3)



Para modificar o arquivo Verilog

```
1 // Projeto 05
2 module projeto ( //Inicio portmap
3     input MAX10_CLK1_50,
4     input [1:0] KEY,
5     input [9:0] SW,
6     output [9:0] LEDR
7 ); //Fim portmap
8
9 wire w_enable = ~KEY[0];
10 wire w_reset_n = KEY[1];
11 wire w_sysclk = MAX10_CLK1_50;
12
13 //Sincroniza reset
14 reg r_resetsync_A, r_resetsync_B;
15 always @(posedge w_sysclk, negedge w_reset_n) begin
16     if (~w_reset_n) begin
17         r_resetsync_A <= 1'b0;
18         r_resetsync_B <= 1'b0;
19     end else begin
20         r_resetsync_A <= 1'b1;
21         r_resetsync_B <= r_resetsync_A;
22     end
23 end
24 wire w_resetsync_n = r_resetsync_B;
25
26 //Sincroniza enable
27 reg r_enablesync_A, r_enablesync_B;
28
29 always @(posedge w_sysclk, negedge w_resetsync_n) begin
30     if (~w_resetsync_n) begin
31         r_enablesync_A <= 1'b0;
32         r_enablesync_B <= 1'b0;
33     end else begin
34         r_enablesync_A <= w_enable;
35         r_enablesync_B <= r_enablesync_A;
36     end
37 end
38 wire w_enablesync = r_enablesync_B;
39
40 //Contador
41 reg [31:0] r_contador;
42 always @(posedge w_sysclk, negedge w_resetsync_n) begin
43     if (~w_resetsync_n) begin
44         r_contador <= 10'd0;
45     end else begin
46         if (w_enablesync) begin
47             r_contador <= r_contador + 1;
48         end
49     end
50 end
51
52 //Saida
53 assign LEDR = r_contador[31:22];
54 endmodule
```

Para adicionar um arquivo SDC

No Quartus:


Menu **File** -> **New** -> Em New **Other Files** ->
Synopsys Design Constraints File



Para criar *Timing Analyzer*

No Quartus:

Menu **Tools** -> **Timing Analyzer**




Para criar *Timing Analyzer* (Cont)

No *Timing Analyzer*:

Em *Tasks* de um duplo clique em *Create Timing Netlist*

Observação:




Importante que esta tela não feche, mas seja minimizada.



Para inserir *Create Clock*

No Quartus:

Menu **Edit -> Insert Constraint -> Create Clock...** -> Em Create Clock nomeie o clock e defina o período, clique em **"..."** -> Na tela Name Finder clicar em **List** e mover o **MAX10_CLK1_50** ao **SDC command** -> **OK** -> **Insert**



Observação:

Processo feito na aba SDC que fora criado.


Para salvar o arquivo SDC

No Quartus:

Salve o arquivo SDC no Menu **File** -> **Save**
-> Nome do arquivo escolhido (timing)

Observação:

Nota-se que em **Project Navigator** fora criado o arquivo .sdc conforme o nome escolhido, em seguida compilar novamente o programa.



Inserindo *Create Clock* (Cont)

No Quartus:

Retorne ao **Timing Analyzer** Em **Timing Analyzer** execute novamente o **Create Timing Netlist**

Observação:

Minimize novamente a aba do **Timing Analyzer** e retorne a aba **SDC**.

Timing Analyzer - C:/TRN/Roteiros/Projeto 05/projeto-05/projeto - projeto

File View Netlist Constraints Reports Script Tools Window Help

Search altera.com

Set Operating Conditions

Slow 1200mV 85C Model
Slow 1200mV 0C Model
Fast 1200mV 0C Model

Report

Timing Analyzer Summary
Advanced I/O Timing

Tasks

Open Project...
Netlist Setup
Create Timing Netlist (1)
Read SDC file
Update Timing Netlist

Board Trace Model Assignments

	Pin	I/O Standard	Near Tline Length	Near Tline L per Length	Near Tline C per Length	Near Series R	Near
1	LED0[0]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
2	LED0[1]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
3	LED0[2]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
4	LED0[3]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
5	LED0[4]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
6	LED0[5]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
7	LED0[6]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
8	LED0[7]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
9	LED0[8]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
	LED0[9]	3.3-V LVTTTL	0 in	0 H/in	0 F/in	short	-
	~ALTERA_TDO~	2.5 V	0 in	0 H/in	0 F/in	short	-

Low junction temperature is 0 degrees C
High junction temperature is 85 degrees C

Console History

100% 00:00:22 Ready


projeto.v x Compilation Report - projeto x **timing.sdc** x (2)

```
1 create_clock -name clock -period 20.000 [get_ports {MAX10_CLK1_50}]
```

Para inserir *Set False Path*

No Quartus:



Edit -> Insert Constraint -> Set False Path...



Para inserir *Set False Path* (Cont)

No Set False Path:

Ao clicar em (...) na aba **From**, a tela **Name Finder** abrirá -> Em **Collection** selecione **get_ports** -> Em seguida clique em **List** -> Mova ao lado direito as chaves **KEY[0]** e **KEY[1]** -> **OK** -> **Insert**



Inserindo *Set False Path* (Cont)

No Quartus:



Edit -> Insert Constraint -> Set False Path...

No Set False Path

Ao clicar em (...) na aba **To**, a tela **Name Finder Collection** abrirá -> Em **Collection** selecione **get_ports** -> Em seguida digite **LEDR*** na aba **Filter** -> **OK** -> **Insert**

Observação:



O comando **LEDR*** seleciona todas as portas com esse início automaticamente, ou seja, os leds de saída.



Para inserir *Derive Clock Uncertainty*

No Quartus:

Edit -> Insert Constraint -> Derive Clock Uncertainty...



SDC Completo

Ao final, o arquivo .sdc deve apresentar esse visual, onde foram criados os caminhos falsos e definido o *clock* de entrada.


```
1 create_clock -name clock -period 20.000 [get_ports {MAX10_CLK1_50}]
2
3 set_false_path -from [get_ports {KEY[0] KEY[1]}]
4
5 set_false_path -to [get_ports LEDR*]
6
7 derive_clock_uncertainty
8
```

Para visualizar o esquemático no RTL Viewer

No Quartus:

Compilar o projeto no Menu **Processing** -> **Start Compilation**

Visualizar o RTL Viewer no Menu **Tools** -> **Netlist Viewers** -> **RTL viewer**




Visualização mais próxima
ao pedido do laboratório.


Para gravar o kit

No Quartus:

Menu **Tools** -> **Programmer** -> no Programmer selecionar a checkbox **Program/Configure** caso ela não esteja selecionada -> **Start**. Ao final da gravação, o Programmer deverá mostrar a aba de progresso como “100% successful”, contemplando o sucesso da gravação.




(4)



Para testar no Kit DE10-Lite

A KEY[0] realiza a incrementação gradual dos 10 leds, enquanto a KEY[1] realiza o reset, voltando os leds ao estado padrão.

KEY[0]	KEY[1]	LEDR[9:0]
Pressionada	Não Pressionada	Incrementando
Indiferente	Pressionada	Reset



Obrigado

